从AMD K8L架构说起 揭开DDR3神秘面纱

    随着本周Computex 2006在中国台北开幕，众多新奇IT产品齐聚一堂，真是另我们眼花缭乱。其中包括威刚、Elixir在内知名内存厂商更是将最尖端DDR3内存展出亮相，极限频率竟然可以运行在1600MHz！在感叹内存技术飞速进步的同时，另一方面很容易让我们与AMD刚刚公布的下一代K8L架构联系到一起，似乎在内存规范方面，AMD这次终于走在了Intel前面。DDR3内存强在哪里？会在短期内成为主流吗？那么下面，便让我们带您来揭开DDR3内存的神秘面纱。

 Elixir DDR3内存模组亮相Computex 2006

    目前JEDEC所公布之DDR与DDR2 PCB公板皆采用六层板之设计 (non ECC U-DIMM)，但因DDR2采FBGA封装，故PCB钻孔数(Via)会增加，此外、BGA之球距(pitch)要有良好的控制以及PCB电测之难度将提高，以上等等因素都会反映在模块的成本结构上，以目前DDR2 PCB之报价相较DDR PCB之报价多约30%~40%，未来PCB成本增加也发生在DDR3世代上。

    问：显卡上都是3.3ns、2.8ns的颗粒，那为什么内存颗粒5ns基本上已经是极限了呢？显卡已经放弃了发热量大，功耗高的DDR2颗粒，而改用发热量小，功耗更低的DDR3，但为什么内存却要向着DDR2发展呢？

 

 当前流行的136pin封装GDDR3显存颗粒

    答：内存（显存）颗粒的频率主要由两方面决定：一是工艺制程，频率越高要求工艺越严格，相应的成本也会提高；二是布线的结构，布线越长，电磁干扰也就越大，越不利于频率的提高。综合成本和结构两方面的考虑，显存颗粒的速度要明显快于内存颗粒。显卡使用的高速显存GDDR是一种专门针对显卡的DDR内存，它是“Graphics Double Data Rate DRAM”的缩写。

    GDDR2是基于DDR2构建的显存，但是由于工作电压高（2.5V）、功耗较大而被很快淘汰，其的继任者GDDR3同样也是基于DDR2构建，所不同的是工作电压降为1.8V，功耗更小。

● DDR3内存有何具体特点

    早在2002年6月28日，JEDEC就宣布开始开发DDR3内存标准，但从目前的情况来看，DDR2才刚开始普及，DDR3标准更是连影也没见到。不过目前已经有众多厂商拿出了自己的DDR3解决方案，纷纷宣布成功开发出了DDR3内存芯片，从中我们仿佛能感觉到DDR3临近的脚步。而从已经有芯片可以生产出来这一点来看，DDR3的标准设计工作也已经接近尾声。

 

 iSuppli预测内存发展走势

    半导体市场调查机构iSuppli预测DDR3内存将会在2008年替代DDR2成为市场上的主流产品，iSuppli认为在那个时候DDR3的市场份额将达到55%。不过，就具体的设计来看，DDR3与DDR2的基础架构并没有本质的不同。从某种角度讲，DDR3是为了解决DDR2发展所面临的限制而催生的产物。

 DDR2 800等效于PC2-6400

    由于DDR2的数据传输频率发展到800MHz时，其内核工作频率已经达到200MHz，因此再向上提升较为困难，这就需要采用新的技术来保证速度的可持续发展性。另一方面，也是由于速度提高的缘故，内存的地址/命令与控制总线需要有全新的拓朴结构，而且业界也要求内存要具有更低的能耗，所以，DDR3要满足的需求就是：

    1、更高的外部数据传输率

    2、更先进的地址/命令与控制总线的拓朴架构

    3、在保证性能的同时将能耗进一步降低

    4、为了满足上述要求，DDR3在DDR2的基础上采用了以下新型设计：

    8bit预取设计，DDR2为4bit预取，这样DRAM内核的频率只有接口频率的1/8，DDR3-800的核心工作频率只有100MHz，采用点对点的拓朴架构，减轻地址/命令与控制总线的负担。

    采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能。

    下面我们通过DDR3与DDR2的对比，来更好的了解这一未来的DDR SDRAM家族的最新成员。

● DDR3与DDR2的不同之处

1、逻辑Bank数量

    DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。

2、封装（Packages）

    DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。

3、突发长度（BL，Burst Length）

    由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。

4、寻址时序（Timing）

    就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间，而DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。

5、新增功能——重置（Reset）

    重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界已经很早以前就要求增这一功能，如今终于在DDR3身上实现。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所以有数据接收与发送器都将关闭。所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。

6、新增功能——ZQ校准

    ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（ODCE，On-Die Calibration Engine）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令之后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。

7、参考电压分成两个

    对于内存系统工作非常重要的参考电压信号VREF，在DDR3系统中将分为两个信号。一个是为命令与地址信号服务的VREFCA，另一鍪俏葑芟叻竦腣REFDQ，它将有效的提高系统数据总线的信噪等级。

8、根据温度自动自刷新（SRT，Self-Refresh Temperature）

    为了保证所保存的数据不丢失，DRAM必须定时进行刷新，DDR3也不例外。不过，为了最大的节省电力，DDR3采用了一种新型的自动自刷新设计（ASR，Automatic Self-Refresh）。当开始ASR之后，将通过一个内置于DRAM芯片的温度传感器来控制刷新的频率，因为刷新频率高的话，消电就大，温度也随之升高。而温度传感器则在保证数据不丢失的情况下，尽量减少刷新频率，降低工作温度。不过DDR3的ASR是可选设计，并不见得市场上的DDR3内存都支持这一功能，因此还有一个附加的功能就是自刷新温度范围（SRT，Self-Refresh Temperature）。通过模式寄存器，可以选择两个温度范围，一个是普通的的温度范围（例如0℃至85℃），另一个是扩展温度范围，比如最高到95℃。对于DRAM内部设定的这两种温度范围，DRAM将以恒定的频率和电流进行刷新操作。

9、局部自刷新（RASR，Partial Array Self-Refresh）

    这是DDR3的一个可选项，通过这一功能，DDR3内存芯片可以只刷新部分逻辑Bank，而不是全部刷新，从而最大限度的减少因自刷新产生的电力消耗。这一点与移动型内存（Mobile DRAM）的设计很相似。

10、点对点连接（P2P，Point-to-Point）

    这是为了提高系统性能而进行了重要改动，也是与DDR2系统的一个关键区别。在DDR3系统中，一个内存控制器将只与一个内存通道打交道，而且这个内存通道只能一个插槽。因此内存控制器与DDR3内存模组之间是点对点（P2P，Point-to-Point）的关系（单物理Bank的模组），或者是点对双点（P22P，Point-to-two-Point）的关系（双物理Bank的模组），从而大大减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。不过目前有关DDR3内存模组的标准制定工作刚开始，引脚设计还没有最终确定。

    除了以上10点之外，DDR3还在功耗管理，多用途寄存器方面有新的设计，但由于仍入于讨论阶段，且并不是太重要的功能，在此就不详细介绍了。

● DDR3将成为DDR家族的终结之作

    从整体的规格上看，DDR3在设计思路上与DDR2的差别并不大，提高传输速率的方法仍然是提高预取位数。但是，就像DDR2和DDR的对比一样，在相同的时钟频率下，DDR2与DDR3的数据带宽是一样的，只不过DDR3的速度提升潜力更大。所以初期我们不用对DDR3抱以多大的期望，就像当初我们对待DDR2一样。当然，在能耗控制方面，DDR3显然要出色得多，因此将可能率先受到移动设备的欢迎，就像最先欢迎DDR2内存的不是台式机，而是服务器一样。在CPU外频提升最迅速的PC台式机领域，DDR3未来也将经历一个慢热的过程。

 

 0.6ns GDDR4显存早已出样，频率高达3.2GHz！

 DDR2苦等多年，终于在2006年成为主流

    2006年5月23日，AMD正式发布了AMD正式发布了全新一代AM2接口处理器，总共包括了15款产品覆盖低、中、高端市场，苦等多年的DDR2内存终于有机会在2006年成为主流。但在各DRAM制造商的Roadmap上，都可以在2007年看见DDR3的影子，而现阶段DDR3的应用多半用于显卡上。2007年后各厂会记起这次世代交替的教训而耐心等待市场需求兴起，或是仍会从合约市场将主导市场需求进入DDR3，届时需要观察是否有更大宗的产品应用可以刺激消费者对于DDR3的需求。

    以上说了这么多，最后让我们来看看下一代K8L架构更多细节。

● AMD K8L架构更多细节

    从AMD CTO Phil Hester 6月2日公布出的AMD K8L架构细节来看，AMD下一代K8L架构最主要的特点是采用模块化设计，从三级缓存到内存控制器，K8L核心内的每个组件都采用模块化设计，K8L的组件模块化设计将带来更强壮的性能和优化的连接界面。

    AMD K8L处理器的每个核心都具备32KB+32KB的一级缓存，256KB的二级缓存和2MB的三级缓存，并且根据AMD的蓝图显示，三级缓存容量还将进一步提升。AMD表示，一级缓存容量减半是考虑到三级缓存加入的优化做法。

    K8L架构采用DICE动态独立核心管理，ACPI层可以单独动态的控制每个核心功耗，在系统不使用该核心的情况下，可以将该核心完全关闭。

    基于K8L架构的Opteron处理器将集成4条16-bit HyperTransport-3连接，并且可以转变成8条8-bit HyperTransport连接，以达到8个处理器插座达到最大32个完全互连核心的目的。

    AMD K8L架构原生支持4核心设计，但在2007年中，AMD将推出双核心桌面版本的K8L处理器，K8L处理器将支持DDR2和DDR3内存。而从目前的情况来看，DDR2内存显然不是AMD最好的选择，高频率、低时序的DDR3内存必然会是AMD积极开拓的对象。除AMD的单方努力外，Intel芯片组的发展也对DDR3内存起到不可忽视的推动作用。不过目前Intel方面还没有明确公布出支持DDR3内存芯片组的详细规格，让我们共同拭目以待吧！<