泡泡网CPU频道 PCPOP首页      /      CPU     /      评测    /    正文

Intel Core微架构全解析 X6800抢先测

  Intel将于下月正式推出全新Core微架构桌面处理器,核心代号Conroe将命名为Core 2 Duo/Extreme家族,究竟新一代微架构对比上代Netburst有何改善呢?!HKEPC编辑部将详细分析Core微架构,并率先找来优异型号Intel Core 2 Extreme X6800与AMD Athlon 64 FX-62作对比测试。

时脉、多核心、微架构

{imageTitle}

  作为全球半导体的龙头,Intel很久没有受到如此重大的威胁,竟让AMD的K8架构处理器抢走x86桌面市场及伺服器市场占有率超过2成以上,究竟Intel在那里出现问题了!? 在传统的处理器市场上,消费者喜欢以时脉来分辨处理器的效能,时脉越高效能越好彷佛就是定理,如果在相同微架构下这个说法并无错误,但如果比较不同微架构产品,却会出现严重的误差,然而在旧日Intel雄霸市场的日子,大部份消费者也是使用相同的产品下,时脉却正好是最简单直接的比较单位。

  或许Intel也明白到普遍用家的看法,故此在2000年发布采用Netburst微架构的Intel Pentium 4处理器,明确地透露了高时脉政策的取向,大幅地增高Pipeline Stage让产品拥有优秀的时脉提升能力,虽然受外界批评Netburst架构是高时脉低效能的产品,相信原因是人们把它和晚三年推出的AMD K8微架构作比较吧。其实在当时来说,Pentium 4绝对是划时代的设计,例如为了让Pentium 4处理器能善用其较长的Pipeline Stage设计,大幅改良了Branch Prediction,其Branch Predictor比上代P6架构高出8倍达4KB,估计可令Branch Prediction出错减少达1/3,首次加入Trace Cache设计并储存了12K已被解码的Micro-Ops指令,取代传统L1 Cache设计减少了在运算需要解码的时间,亦能缩短Branch misprediction出现的延误,容量较少的L1 Cache设计亦令核心时脉更易提升。部份核心设计将运作于时脉的两倍,例如两组Fast Integer、Integer RF、Bypress Network、其中一组ALU及AGU(Load &Store)等等,2000年Netburst架构的Pentium 4震撼了整个业界,令对手AMD K7微架构产品受到严峻压力,只能以较低廉的价格作出还抗。

  无疑产能和生产技术绝对是Intel的传统强项,AMD如勉强地与Intel在时脉上竞赛只是自寻死路。因此,AMD选择了在微架构上作出改良,提升每周期的指令处理数目,可是在时脉等于效能的传统市场心态,要改变这种误解可说是近乎不可能的任务。纵使如此,AMD也只有这条唯一途径和Intel抗争,它们强调著执行效率比时脉作为指标更为准确,提出效率等于时脉乘以每周期的指令处理数目,并以P-Rating代替时脉作为处理器的型号,初时人们对P-Rating还不太接受,但在AMD苦苦经营下亦开始得到了认同。

Performance = Frequency x Instructions per Clock Cycle

相反,Intel还是深信他们自己的生产技术及产能,认为在生产技术不断提升下,时脉数字及效能将继续发展,并没有打算推出全新的微架构对抗AMD K8的入侵,我们可以从Intel推出Netburst微架构改良版本的Prescott处理器得悉,把Pipeline Stage由20层进一步提升至31层,让时脉再进一步提升,当时Intel更夸口下一代Tejas处理器可达至5GHz,可惜在还没有超越4GHz的门槛时,Intel产品的功耗已达至甚高的水平,在时脉不断增加生产技术无法突破下,功耗将成为Intel最大的考验,并且是现阶段技术是无法完全解决的,这迫使Intel的执行长在公开场合下跪表示,我们还是没法子达成4GHz,过份自信生产技术最终竟成为了自己的障碍。

Power = Dynamic Capacitance x Voltage x Voltage x Frequency

  在时脉发展停滞不前下,Intel需要向著时脉以外的方法提升效能,多核心技术成为未来的大趋势,AMD和Intel同时在2005年各自推出了双核心设计的处理器产品,但Intel在设计上却明显地较AMD落后,主要原因是AMD在企划是已推算处理器未来大方向将趋向多核心设计,并在设计K8核心初期加入System Request Interface & Crossbar Switch,让双核心可以在处理器内部的进行资料交换,例如CPU 0需要读取CPU 1 L2 Cache的资料,就只需要向System Request Interface提出要求并透过Crossbar Switch就把取读资料,优秀的Hyper-Transport双向的传输设计,加上内建记忆体控制,无需要透过北桥读取系统记忆体以减少延迟,都为K8在多核心大战占尽先机。相反,Intel早年还是确信时脉将会因制程进步而保持高增长,在Prescott核心之后还会出现更高时脉的Tejas核心,可高达5GHz的时脉如果能解决功耗和热量的问题,再配合Hyper-Threading多线程技术,理论上在短时间内并无推出双核心产品的需要,因此在产品的设计规划上并没有为多核心留下伏笔,要反胜对手唯一的途径就必需从根本的微架构设计着手。

  要设计一个全新的微架构绝非一朝一夕的事,但Intel在各市场上的占有率节节下滑已到了不能再等的地步,幸好Intel在早年明白到Netburst架构设计的处理器,在功耗表现上欠佳,因此成立行动处理器研发队伍,专门开发针对行动电脑的微架构产品,在初推出的Banias核心Pentium M处理器已有出色表现,及后Dothan核心甚至双核心的Yonah亦一直保持高效率低功耗的水准,因此Intel决定放弃Netburst架构,把行动处理器架构作出改良以减少全新微架构的开发时间,或许这队位于以色列的开发团队并没有想到自己将会变成Intel救星。

0人已赞

关注我们

泡泡网

手机扫码关注