同频率谁最快？主流DDR2 667权威横评

● CPU架构发展需要更高的内存带宽

    CPU架构是整个PC系统中的核心部分，CPU架构性能的提升不仅仅需要提升CPU的主频。CPU和系统主内存的数据带宽对整个CPU架构的执行效能都非常关键。对于目前的Pentium 4架构来说，内存控制器是集成在MCH芯片内部，CPU需要通过MCH芯片中的内存控制器和内存实现数据交换。那么，CPU和内存的数据带宽受到两个因素的限制：CPU和MCH芯片之间的数据带宽、MCH芯片和内存的数据带宽。两者无论任何一边成为瓶颈，都会影响整个系统效能。

 对于Intel平台来说，CPU、MCH芯片、内存的数据带宽对于内存性能很重要

    CPU和MCH芯片之间的数据带宽主要是由系统FSB决定：总线位宽（bit）×FSB频率（MHz），得到的单位为bit/s，如果要得到Byte/s的单位，还需要÷8。例如，FSB为800MHz，CPU和MCH的数据带宽就为64bit×800MHz÷8=6.4GB/s；同理FSB为1066MHz，CPU和MCH的带宽就约为8.5GB/s。

    目前Intel CPU最高FSB为1066MHz，当然1333MHz FSB的Core 2 E6850已经发布，不过距离上市还有一段时间。同理，MCH芯片和内存的数据带宽也很关键，这个带宽主要是由总线位宽（bit）×内存频率÷8所得，例如DDR 2 667，带宽即为64bit×667MHz÷8≈5.3GB/s，如果是双通道内存，还得×2，即双通道DDR 2 667内存数据带宽为10.6GB/s。

 理论上讲，Intel FSB 1066MHz的CPU，DDR 2 533的带宽就够了

    通过这样的对比不难发现，以现在Intel高端1066MHz的FSB来说，到内存控制器的数据带宽为8.5GB/s，实际上双通道、频率为533MHz得内存到内存控制器的数据带宽也为8.5GB/s，理论上就可以满足这个需求，不会在内存端存在系统瓶颈的问题。

    尽管JEDEC DDR标准规范最高只到DDR 400，喜爱超频的内存厂商们依然做出了DDR500，DDR 533的内存产品。从理论上说，只要1333MHz FSB不出，DDR 533足够用（尽管这是一种超频产品）。不过，DDR到533MHz，基本上，已经走到了频率的尽头，很难再往上发展了。这是由其芯片技术规格、封装形式、电气性能等因素决定的。而Intel是绝不会止步于1066MHz FSB的。因此DDR 2的出现也是顺理成章的事情了。

DDR 2 比DDR有哪些改变

    通过上面的表格，很明显，DDR 2的工作电压比DDR低近30%，功耗也能相应下降大约50%了。采用FBGA等CSP方式封装，减小了模组尺寸，并提高信号完整性，它增加了各模块之间的空气流动空间因而提高了热性能和可靠性。综合来看，更容易达到最高的频率。目前厂商等不及动作太慢的JEDEC，自行推出了DDR 1066的产品。这种产品单条即有8.5GB/s的带宽，相当于双通道DDR 533。

    当然，仅仅是频率上的提升，顶多算个“DDR.改”，谈不上“DDR 2”。DDR 2的重大改进之处就在于数据预取从DDR的2bit提升为4bit。所谓2bit预取，可以理解为内存核心向外部I/O缓冲传递一次数据，可供外部I/O传输两次的量。而4bit预取，就是内存核心向外部I/O缓冲传递一次数据，可供外部I/O传输4次的量。

    我们知道，内存芯片的频率也有芯片核心频率和外部频率两种：在DDR时代，这两个频率是相同的；但在DDR 2时代，核心频率就变成了外部频率的一半。这是为什么呢？因为DDR的2bit预取，核心一次传输的数据可供外部I/O缓冲传输2次，而数据以DDR方式传输，数据传输是CLK时钟的上下沿触发，因此外部时钟频率与核心频率保持一致。而4bit预取就不一样了，核心一次传输数可供外部I/O缓冲传输4次，同样使DDR方式传输，外部频率也要是核心频率的两倍才行。

    这样一来，问题就出现了。因为外部频率才是内存数据传输品频率的基准，我们平时说的内存的频率都是指其外部频率，除非不以DDR方式工作，否则当预取数据超过外部I/O缓冲和MCH芯片一次DDR传输量，内存芯片核心频率就必须降低。

    因此，尽管是4bit预取，但与同频率DDR内存相比，DDR 2内存的数据带宽是一样的。并且，由于核心频率和外部时钟频率的这种倍进关系，造成一个时钟周期等待时间更长。也就是俗称的“DDR 2高延迟”。随着频率的提升，这种延迟会变得越来越明显。