多核革命 AMD首席技术官帮你解密CPU

◎ 内存带宽的挑战？

    相对处理器的性能增长速度，内存带宽的提升速度相对要低的多。通过提高管线能力，DRAM技术已从根本上改进了自身性能，但这种方法也已经接近其实际极限了。驱动DRAM命令与数据、消化来自DRAM的数据、发送/接收数据以及探测/监控往返于其他芯片间的流量等产生的功耗，正日益成为大量电力消耗的主要原因。

    如果一个CPU最大浮点性能只支持小于0.5GB/s的主内存带宽，则其在市场中获得成功的几率将明显降低。举例来说，若希望使用8个核心，且每个核心每个周期可以以3GH频率速度进行4次浮点操作，则毫无疑问，100GFLOPS（峰值）芯片也非遥不可及，而只能算是合理的中期预期。
另一方面，每个处理器芯片要保持50GB/s的内存带宽，成本也极为昂贵。即使使用DDR2/3DRAM技术，提供1600MHz（每个64位通道12.8GB/s）的数据传输率，则实际上，要保持所期望的内存带宽水平也将需要很多通道（102.4GB/s峰值带宽大概需要8个通道），这就意味着至少需要8个DIMM，并需要丢弃类似40个出色的缓存，以实现50%的利用率。（若内存延迟为50ns，则102.4GB/s的延迟带宽为5120字节，或每64个字节延迟80个缓存线。所以，共需要约40个并发缓存线传输，以保持50GB/s的目标带宽。）

● 总结与结论

    本文的文字与图例说明，在多核心处理器带来的巨大机会和挑战面前，我们才刚刚开始。AMD最初的前进步伐一直受到技术的限制，只能对系统的整体平衡做有限的提升，但是，技术的发展趋势使AMD清楚地看到，未来工艺技术所提供的灵活性将给业界带来大量机会，使AMD能够设计出在功耗、性能和成本特性方面有显著提高的基于微处理器的系统（例如Barcelona和Fusion）。

    对于计算产业而言，通过生产标准化的产品来保持高产量，通过创建种类丰富的产品来提高性能、每瓦性能和性能价格比之间的相互牵制，将成为整个行业的主要挑战。即使我们试图保持适度数量的“快速”核心，工艺技术也将支持我们提供超过用户当前的有效使用能力的核心。这将需要整个产业、学术界和计算机用户共同合作，开发出新的方法，能够利用多核心完成“日常”应用，利用片上通信的物理位置实现前所未有的、耦合更为紧密的并行机制。<