三通道+DDR3能普及吗?内存变革进行时
DDR2比DDR有哪些改变
|
|
DDR |
DDR 2 |
|
目前最高时钟频率（单位MHz） |
533（非标准） |
1066（非标准） |
|
数据带宽（GB/s） |
4.26GB/s |
8.5GB/s |
|
芯片封装 |
TSOP Ⅱ |
FBGA等 |
|
工作电压 |
2.5V |
1.8V |
|
最高物理Bank |
8 |
4 |
|
最高逻辑Bank |
4 |
8 |
|
数据预取（bit） |
2 |
4 |
通过上面的表格，很明显，DDR 2的工作电压比DDR低近30%，功耗也能相应下降大约50%了。采用FBGA等CSP方式封装，减小了模组尺寸，并提高信号完整性，它增加了各模块之间的空气流动空间因而提高了热性能和可靠性。综合来看，更容易达到最高的频率。目前厂商等不及动作太慢的JEDEC，自行推出了DDR 1066的产品。这种产品单条即有8.5GB/s的带宽，相当于双通道DDR 533。
由于核心频率和外部频率的倍进关系，而我们又是以外部频率作为衡量内存时钟频率的标准，因此同频DDR 2内存和DDR内存相比，数据传输率是一样的，当然，仅仅是频率上的提升，顶多算个“DDR.改”，谈不上“DDR 2”。DDR 2的重大改进之处就在于数据预取从DDR的2bit提升为4bit。所谓2bit预取，可以理解为内存核心向外部I/O缓冲传递一次数据，可供外部I/O传输两次的量。而4bit预取，就是内存核心向外部I/O缓冲传递一次数据，可供外部I/O传输4次的量。
我们知道，内存芯片的频率也有芯片核心频率和外部频率两种：在DDR时代，这两个频率是相同的；但在DDR 2时代，核心频率就变成了外部频率的一半。这是为什么呢？因为DDR的2bit预取，核心一次传输的数据可供外部I/O缓冲传输2次，而数据以DDR方式传输，数据传输是CLK时钟的上下沿触发，因此外部时钟频率与核心频率保持一致。而4bit预取就不一样了，核心一次传输数可供外部I/O缓冲传输4次，同样使DDR方式传输，外部频率也要是核心频率的两倍才行。
除了4bit预取，DDR 2还有一些重大改进，例如片上终结ODT，将DDR时代设计在主板上的终结器改为设计到内存条上
这样一来，问题就出现了。因为外部频率才是内存数据传输品频率的基准，我们平时说的内存的频率都是指其外部频率，除非不以DDR方式工作，否则当预取数据超过外部I/O缓冲和MCH芯片一次DDR传输量，内存芯片核心频率就必须降低。
因此，尽管是4bit预取，但与同频率DDR内存相比，DDR 2内存的数据带宽是一样的。并且，由于核心频率和外部时钟频率的这种倍进关系，造成一个时钟周期等待时间更长。也就是俗称的“DDR 2高延迟”。随着频率的提升，这种延迟会变得越来越明显。
尽管延迟略高，DDR 2和同频DDR内存比较实际应用中差别很小一度有传言说，DDR 2性能不如DDR，这其实是一种误解。在频率相同的情况下，DDR 2内存确实有部分性能不如DDR内存，例如专门的内存测试项和部分整数运算性能，但这种差异很小很小，在游戏里更是几乎没有差别。
而随着频率的提高，DDR 2高频高带宽的优势体现无疑，DDR也就533MHz到头了。所以，在现有的主流内存里，DDR 2内存性能更强是肯定的。只不过确实由于Intel强推，让刚进入成熟期的DDR内存提前退出了主流市场，让很多玩家感到不满而已。
关注我们
