性能之王还是不进反退，Prescott全

    接下来，我们进入到核心的中部，这一部分主要完成为指令的执行调配所需的资源、动态地编排指令的执行顺序等工作。此部分与后面我们将要提及的运算执行单元部分一起，组成了P4的乱序执行核心。

 Prescott处理器乱序执行核心第一部分（点击放大）

    在这一部分中，Prescott相比过去的P4,做出了以下三个方面的改进：

　◎ 增加了用于浮点、多媒体运算指令的排序（Scheduler)窗口。排序窗口的增大，有利于发现更多可以并行处理的浮点和多媒体指令，以提高乱序执行浮点和多媒体指令的效率；

　◎ 改良了用于载入(Load)和储存(Store)指令排序的机构，减小了两种指令的相互等待时间；

　◎ 增加与各个指令排序器联用的指令列表缓冲(Memory μOP Queue以及Integer/Floating PointμOP Queue)的容量，以便缓冲更多由上级的分配/寄存器换名单元（Allocator/Register Renamer）送来的指令，减小上级单元因等待而产生的空闲状况。

　  最后是处理器的运算执行单元部分，主要由负责整数运算的ALU、负责浮点和多媒体运算的FPU以及负责地址计算、数据载入以及计算结果储存的AGU部分组成：

 Prescott处理器乱序执行核心第二部分（点击放大）

    在这一部分中，Prescott相比过去的P4,做出了以下两个方面的改进：

　◎ 在两个快速ALU单元（以两倍于处理器运行频率的速度工作）之一中加入处理移位/旋转操作的机构；而在旧P4中，这部分功能必则由慢速的ALU单元来处理。加入新的移位/旋转操作机构之后，处理此类运算的速度将得到提高；

　◎ 过去的P4，必须依赖浮点单元进行整数乘法运算，这不仅给浮点单元增加了负担，而且还需要把待处理的数据在浮点、整数单元之间相互传递，浪费处理器内部的数据传输带宽。Prescott则添加了单独的整数乘法单元，消除了这些问题。    <