从CPU架构和技术的演变看GPU未来发展

    CPU二级缓存之所以对CPU性能影响重大，就是因为内存的延迟较大、带宽太小，满足不了CPU密集型数据交换的需要，需要高速运作中转站二级缓存的支持。在二级缓存被CPU整合之后，大容量的内存显然是无法被整合到CPU里面的，那么如何才能进一步优化内存性能呢？

    以往，CPU与内存之间的通信是通过北桥和进行的，准确的说是北桥当中的内存控制器，它决定了系统能支持内存的容量、频率和延迟。为了尽可能的缩小CPU访问内存的时间，显然CPU整合内存控制器是最高效的方法。

    AMD率先将内存控制器整合在了CPU当中，Athlon 64这款划时代的产品成为了一代经典，当然其成功的原因不仅仅是因为整合了内存控制器，它还是第一颗64bit X86处理器，第一次使用了点对点的高速低延迟HT总线。AMD这次一领先就是五年，Intel直到Core i7时代才整合了内存控制器。

    AMD当年为Athlon 64处理器整合了单通道DDR和双通道DDR两种内存控制器，分别对应754和939接口，此后逐步升级至双通道DDR2和DDR3内存控制器。而Intel是后来者居上，直接整合了三通道DDR3内存控制器，中低端产品也整合了双通道DDR3内存控制器，分别对应1366和1156接口。消除了内存瓶颈之后的Core i3/i5/i7处理器性能更上一层楼，大幅领先于同级AMD产品。