技术深入详解:轻松应对6系芯片组问题

    列芯片组设计上支持6个SATA端口，SATA 端口0和1支持SATA 3.0(也就是SATA 6Gps)，速度更快，向下兼容SATA 2.0，因而更常用。SATA端口2～5支持SATA 2.0(也就是SATA 3Gps)。在底层电路上，SATA端口0和1与SATA端口2～5分属2个子模块，它们采用的时钟电路不是同一个，因为速度不一样。

    受到影响的是SATA 2～5四个端口的时钟电路部分，更精确地说受到了时钟电路的基准电路的影响，其中一个晶体管的栅极到漏极之间的低压电阻在栅极受到3.3V+5%(SATA 2.0 偏压生成电路)和漏极受到1.05V-5%（SATA 2.0时钟生成器）压差情况下，随着使用时间和温度上升等因素的影响，有一定几率会使低压电阻降级和衰退，导致漏极到栅极的漏电流增加，从而使SATA 2.0偏压生成电路降级。

    同时，源极到漏极的正常电流不够——即流向SATA 2.0时钟生成器的电流不够，导致该时钟生成器也降级而不稳定，从而造成SATA 2.0性能下降和功能性衰退，波及的SATA端口就是2至5端口。

    SATA 3.0的电路部分没有这个问题，所以SATA 端口0和1一切正常。

    而问题的解决办法是：在更新版本(B3 Stepping)的6系列芯片组中，将作用在栅极上3.3V电压消除。在新的底层电路中，在芯片的金属层将这个无用的线路连接切断，作用在栅极上的这个无用电压就归零了——变成0V。