2012年中出炉 DDR4规范部分细节公布

    泡泡网内存频道8月23日 JEDEC固态技术协会(JEDEC Solid State Technology Association)今天正式公布了下一代DDR4内存的一些规范，相对DDR3内存，性能得到大幅提升，功耗也得到了显著下降，据悉新的DDR4规范有望在2012年的第二季度正式推出。

    DDR4内存将提供一系列创新特性，可带来更快的运行速度和更广泛的应用范围，包括服务器、笔记本、台式机、消费电子产品等等。为了简化新标准的移植和部署，DDR4内存频率、电压和架构都将被重新定义。

    提议中的路线图显示，DDR4内存的电压将设定在仅仅1.2V，并在未来进一步降低电压，通过提高I/O电压的稳定保持内存的新鲜。

    DDR4内存的默认起始数据传输率将达到1.6Gbps，最高会达到3.2Gbps。而1.6GT/s是目前DDR3内存的极限，而在未来DDR4将可能提供更高的性能。

    中的性能改进还包括：DQ总线伪开漏接口、2667MHz及更高数据率的低速档模式、bank分组架构、内部生成VreDQ电压、训练模式改进。

    DDR4其它正在开发中的特性：

    － 提供3种数据带宽：x4、x8、x16

    － 新的JEDEC POD12 DDR4接口标准(1.2V)

    － 时钟与闸门的差分信号

    － 新的终端机制：DQ总线负责控制VDDQ终端，即使VDD电压衰减也能保持稳定。

    － 常规和动态ODT：ODT协议的改进和新的停放模式(Park Mode)可以实现常规终端和动态写入终端，而无需惊动ODT针脚。

    － 突发长度8，突发突变4。

    － 数据伪装

    － DBI：帮助降低功耗、改进数据型号完整性，通知DRAM应该保存真正的还是倒置的数据。

    － 新的数据总线CRC：支持数据传输的错误校验功能，尤其有利于写入操作和非ECC内存应用。

    － 新的指令/数据总线CA对等：一个新的低成本防范，用于指令和数据沿链接传输期间所有操作完整性的检验。

    － 支持DLL关闭模式