计算机中的存储器，之所以DRAM这种内存能够被广泛应用，并不是因为它的速度是最快的，而是因为它的成本比起别的类型的内存要低，当然，不可避免的是它的速度的提升并不是那么快，就像说处理器的频率每年都以很高的速度提高频率，而内存却每年提高的非常有限。

 

    对于内存系统，真实的情况远比上面打的比喻要复杂的多，其中涉及页式存储器管理、需要支持的存储体的数量、地址映射和交叉存取、突发串长度和预取策略等方面，这些因素都会影响到性能。

 

    NVIDIA nForce4 SLI Intel版本的突发串长度为4，并采用了1T 寻址模式，而其他P4 芯片组解决方案的突发串长度则为8，并采用了2T 寻址模式。例如，上图显示了当CPU 向内存系统发出背对背读指令，以从内存中读取两个超高速缓冲存储器线时，这两种设计决策的总线利用率。为了简明直观，本例采用1 个时钟周期的CAS 时延。

我们来看看两种情况下的效率区别：

    首先其他的芯片组的情况：如果核心逻辑的突发串长度为8 并采用2T 寻址模式，则必需发出2 个读指令，以从内存读取2 个64 字节的超高速缓冲存储器线。如图中所示，该核心逻辑可以通过2 个读指令，交叉执行2 个启用/ 预加载/刷新指令。

    然后我们再来看看nForce4 SLI Intel版本的情况： nForce4 SLI Intel版本的突发串长度为4，并采用了1T 寻址模式。因此，NVIDIA nForce4 SLI（英特尔版）必需发出4 个读指令，以读取2 个64 字节的超高速缓冲存储器线。然而，由于该核心逻辑采用1T 寻址模式，所以它能够响应4 个读指令，交叉执行4 个启用/ 预加载/刷新指令。

    通过上面的比较，我们可以清楚的看到，nForce4 SLI Intel版本可以通过1T寻址＋长度为4的突发串长度获得更高的效率。