多核革命 AMD首席技术官帮你解密CPU

    对这三个因素的详细分析也很耐人寻味：

    与操作系统的不兼容

    如上所述，最初，RISCSMP主内存延迟在100个CPU时钟范围内，带宽范围接近0.4字节/FLOP。该延迟在很大程度上不受CPU数量的限制，同时，可以通过配置不同数量的处理器，调整每个处理器的带宽。

    在应用领域和每个处理器带宽间，始终存在着明确的系统相关性，即“缓存友好”型应用领域采用满处理器负荷装入SMP，而“高带宽”领域配置更少的处理器或坚持使用单处理器系统。

    到2000年，RISCSMP中的主内存延迟已经降低了三分之一，而同时CPU频率也已经提高了3到6倍。随着单一系统总线转变为多种NUMA结构，每个处理器的带宽也变得更为复杂。

    价格趋势：

    1990年代后期，服务器厂商获得了长足的进步，能够使在1990年代初极为成功的系统保持令人满意的系统平衡属性。虽然这获得了高度成功，但是却在经济方面代价不菲。其两大成本来源是：要为这些系统提供片外SRAM缓存和监听系统总线，以便实现缓存一致性。对于这些系统来说，大量片外SRAM缓存对于这些系统忍受相对较高的内存延迟，并降低对于共享地址和数据总线的带宽需求至关重要。当英特尔停止使用标准的片外SRAM缓存时，整个市场停滞不前，而SRAM的性价比也无法追随其他电子组件的下降趋势。2000年，一个大容量片外SRAM缓存的成本要比处理器的成本高好几倍。

    但是，对于小型SMP来说，减少共享内存和地址总线也就意味着缩短延迟并提高每个处理器的带宽，从而可以使用更小的片外SRAM缓存。随着小RISCSMP与大RISCSMP间的价格/处理器差距进一步拉大，客户也日益转向采用小SMP集群取代大SMP。

    “杀手级”处理器的诞生：

    到2000年初，日益商品化、高产量的x86架构的服务器与基于专用RISC架构的服务器相比，已具有绝对的性能优势，且高产量服务器能够提供更优越的性价比。转向小型RISCSMP的趋势使得向小型x86SMP的迁移也更为简单。

    2003年，随着基于AMD64架构处理器的推出，提供了更高的性能和真64位寻址能力及整数算法，这一趋势获得了极大的发展动力。英特尔紧随AMD之后推出了EM64T架构，从而在几年内，导致了一次声势浩大的将绝大多数x86服务器业务从32位迁移至64位硬件的无缝迁移。

    这些趋势并不能说明客户对SMP缺乏兴趣。他们确实有兴趣，但是，这些趋势可以说明，众多客户都对大型SMP系统所提供功能的价格较为敏感。由于价格差异巨大，市场自然会找到如何使用价格更便宜硬件的途径。

    正如RISCSMP市场最终产生了大量进行并行处理编码的ISV（在企业与技术计算方面）一样，多核心x86处理器也将推动更多大型软件的并行化，并显著降低目前小型服务器的价格。

    与1990年代的RISCSMP市场不同，如今的多核心处理器不会依赖于片外SRAM缓存，可对其进行配置以避免产生成本高昂的芯片到芯片的相干性流量（可以通过监听过滤器，也可以简单地使用单芯片服务器，例如SunT1/Niagara）。也许除了移动/低功耗设备之外，没有任何一个通用CPU的竞争者能够明确地以更低的价格提供更高的x86性能。